7
голосов
12ответов
8150 просмотров

Is it possible to lock some data in CPU cache?

I have a problem.... I'm writing a data into array in the while-loop. And the point is that I'm doing it really frequently. It seems to be that this writing is now a bottle-neck in the code. So as i presume it's caused by the writing to memory. This array is not really large (smth like 300 elemen...

11
голосов
4ответов
5671 просмотров

читать содержимое кеша процессора

Есть ли способ прочитать содержимое кеш-памяти ЦП? Архитектура для ARM. Я делаю недействительным диапазон адресов, а затем хочу убедиться, является ли он недействительным или нет. Хотя я могу читать и записывать диапазон адресов с аннулированием и проверкой недействительности и без такового, ...

2
голосов
2ответов
556 просмотров

При профилировании кеша Shark L2 не будут браться образцы

Я пытаюсь использовать Shark для проверки пропусков кэша L2, но это не сработает. Все остальные режимы выборки акул работают нормально.

51
голосов
4ответов
22443 просмотров

Как распределяется кэш-память в многоядерных процессорах Intel?

У меня есть несколько вопросов относительно кэш-памяти, используемой в многоядерных процессорах или многопроцессорных системах. (Хотя это напрямую не связано с программированием, у него есть много последствий, когда кто-то пишет программное обеспечение для многоядерных процессоров / многопроцесс...

160
голосов
15ответов
65709 просмотров

Как написать код, который лучше всего использует кэш ЦП для повышения производительности?

Это может звучать как субъективный вопрос, но я ищу конкретные случаи, с которыми вы могли столкнуться в связи с этим. Как сделать код, кэш эффективным / дружественным к кешу (больше попаданий в кеш, как можно меньше промахов)? С обеих точек зрения, кеш данных и кеш программ (кеш команд), т...

52
голосов
7ответов
30125 просмотров

Где задокументирован кэш памяти L1 процессоров Intel x86?

Я пытаюсь профилировать и оптимизировать алгоритмы, и мне хотелось бы понять конкретное влияние кешей на различные процессоры. Для последних процессоров Intel x86 (например, Q9300) очень сложно найти подробную информацию о структуре кеша. В частности, большинство веб-сайтов (включая Intel.com )...

5
голосов
5ответов
970 просмотров

Эффективное использование полосы пропускания памяти для потоковой передачи

У меня есть приложение, которое обрабатывает 250 МБ данных, применяя простую и быструю пороговую функцию нейронной сети к фрагментам данных (каждый из которых состоит всего из 2 32-битных слов). Основываясь на результате (очень простого) вычисления, фрагмент непредсказуемо помещается в одну из 6...

0
голосов
2ответов
484 просмотров

Кэш-память L2

В чем разница между кешем второго уровня 2 * 512 КБ и кэшем второго уровня 1 МБ?

35
голосов
9ответов
18234 просмотров

Могу ли я принудительно согласовать кеш-память на многоядерном процессоре x86?

На прошлой неделе я написал небольшой класс потока и односторонний канал сообщений, чтобы разрешить обмен данными между потоками (два канала на поток, очевидно, для двунаправленной связи). На моем Athlon 64 X2 все работало нормально, но мне было интересно, столкнусь ли я с какими-либо проблемами...